Intel 18A-P, TSMC A16 untuk Tajuk Perlumbaan Nod Lanjutan di Simposium VLSI

Khabar angin industri mencadangkan bahawa Apple boleh menjadi pengguna awal teknologi proses 18A-P Intel, berpotensi menggunakannya untuk cip siri M masa hadapan.Butiran lanjut teknikal dijangka didedahkan pada Simposium VLSI pada pertengahan Jun.Menurut maklumat yang diterbitkan di laman web VLSI, proses 18A-P Intel yang dinaik taraf boleh mengurangkan penggunaan kuasa lebih daripada 18% pada tahap prestasi yang sama berbanding dengan proses 18A standard, atau menyampaikan lebih daripada 9% keuntungan prestasi pada kuasa yang sama.

Dengan latar belakang ini, Simposium VLSI yang akan datang telah menjadi peringkat utama untuk persaingan antara Intel dan TSMC dalam teknologi proses termaju.TSMC dijangka mempersembahkan teknologi CMOS angstrom A16 kelas 2nm pada acara itu.Proses ini menggunakan transistor gate-all-around, atau GAA, dan memperkenalkan penghantaran kuasa bahagian belakang melalui reka bentuk "Super Power Rel" atau SPR, yang baharu.

Intel telah pun mendedahkan beberapa butiran teras proses 18A-Pnya.Menurut laporan media, parameter struktur utama 18A-P, termasuk ketinggian perpustakaan dan poli pic yang dihubungi, kekal sama dengan proses garis dasar 18A.Peningkatan utama tertumpu pada penalaan tahap transistor dan pengoptimuman voltan.Bilangan pilihan pasangan VT BT telah dikembangkan daripada empat dalam 18A kepada lebih daripada lima, dan voltan ambang logik baharu telah ditambah antara voltan ambang ultra rendah atau ULVT dan voltan ambang rendah atau LVT.

Proses 18A-P juga meningkatkan kawalan kebolehubahan proses dan kecekapan terma, menyokong sasaran berkuasa rendah dan berprestasi tinggi.Penambahbaikan ini adalah antara sebab Apple dan pereka cip fabless lain menunjukkan minat yang lebih besar dalam teknologi.Untuk mencapai peningkatan prestasi ini, Intel telah memperkenalkan varian RibbonFET baharu berdasarkan seni bina gate-all-aroundnya, termasuk transistor berprestasi tinggi sentuhan dipertingkat dan peranti berkuasa rendah yang dioptimumkan, mengukuhkan asas peranti untuk prestasi yang lebih baik dan kecekapan tenaga.

Intel juga berkata ia telah mengetatkan sudut condong proses 18A-P sebanyak 30%, bertujuan untuk meningkatkan konsistensi prestasi dan mengurangkan kebolehubahan.Sudut condong merujuk kepada perbezaan dalam prestasi transistor dan ciri kuasa dalam nod proses yang sama.Apabila pembuatan semikonduktor berkembang ke nod yang lebih agresif, tingkah laku transistor menjadi semakin tidak sekata, menjadikan kawalan kebolehubahan sebagai cabaran utama.

Produk pertama Intel berdasarkan proses 18A, Panther Lake, dilaporkan memasuki pengeluaran volum menjelang akhir tahun 2025. Syarikat itu merancang untuk melancarkan teknologi proses terbitan 18A secara berperingkat, dengan 18A-P dijangka tiba pada 2026 dan proses 18A-PT yang dipertingkatkan lagi dirancang untuk 2028.

Sementara itu, TSMC sedang bersedia untuk debut proses A16nya, nod pertama syarikat berdasarkan teknologi Super Power Rail.Proses itu akan dibentangkan secara rasmi di Simposium VLSI, yang dijadualkan pada 14 hingga 18 Jun. Menurut TSMC, berbanding dengan nod N2P yang dipertingkatkan prestasi, A16 boleh memberikan peningkatan prestasi 8% hingga 10% pada kuasa yang sama, mengurangkan penggunaan kuasa sebanyak 15% hingga 20% pada prestasi yang sama, dan memberikan tambahan 8% hingga 10% kepadatan cip.

TSMC merancang untuk memulakan pengeluaran besar-besaran A16 pada suku keempat 2026. Khabar angin industri secara meluas mencadangkan bahawa cip Feynman Nvidia boleh menjadi produk pertama yang menerima pakai proses tersebut.Sumber rantaian bekalan menunjukkan bahawa A16 akan dipasangkan dengan teknologi pembungkusan termaju CoWoS-L dan SoIC, membolehkan penskalaan sistem sehingga 9.5 kali ganda saiz reticle.Proses ini disasarkan terutamanya pada beban kerja pengkomputeran berprestasi tinggi, atau HPC.