mengikut Masa Komersial, TSMC mula menghantar peralatan kepada pasukan R&Dnya pada Februari untuk barisan pengeluaran perintis CoPoS (Chip-on-Panel-on-Substrate).Talian penuh dijangka siap menjelang Jun.
Laporan itu menyatakan bahawa kebangkitan CoPoS menyerlahkan peralihan industri ke arah pembungkusan peringkat panel sebagai penyelesaian yang berpotensi kepada kesesakan pembungkusan lanjutan.Memandangkan saiz reticle cip AI terus berkembang—seperti GPU Rubin NVIDIA, yang dilaporkan 5.5 kali lebih besar daripada reka bentuk sebelumnya—wafer 12 inci standard kini boleh memuatkan hanya tujuh unit, atau dalam beberapa kes hanya empat.Format segi empat sama berasaskan panel dijangka meningkatkan penggunaan dan daya pemprosesan dengan ketara, dengan matlamat jangka panjang untuk menggantikan interposers silikon dengan substrat kaca.
Dengan barisan perintis CoPoS TSMC dijangka siap menjelang pertengahan tahun, industri secara amnya menjangkakan pengeluaran volum meningkat antara 2028 dan 2029. Walau bagaimanapun, sumber rantaian bekalan yang disebut dalam laporan itu memberi amaran bahawa apabila saiz substrat meningkat, isu warpage juga menjadi lebih teruk, menimbulkan cabaran besar untuk pembuatan berskala besar.
TSMC juga boleh menubuhkan barisan perintis CoPoS pertamanya di Chiayi dan merancang untuk menggunakan tapak tersebut untuk pengeluaran besar-besaran masa hadapan.Syarikat itu seterusnya dijangka menyepadukan CoPoS dengan teknologi SoIC (System on Integrated Chips) dan WMCM (Wafer-Level Multi-Chip Module).
Di samping itu, TSMC merancang untuk menukar fabrik wafer 8-inci sedia ada di Taiwan kepada kemudahan pembungkusan termaju, manakala fabrik belakang semasanya akan menyokong pengeluaran untuk proses 2nm terdepan.